2. Alat dan Bahan
[Kembali]
Alat
a. Jumper
Gambar 1. Jumper
Bahan
a. IC 74LS112 (J-K Flip-Flop)
b. CD4013B (D Flip-Flop)
c. Gerbang AND (IC 7048)
d. Gerbang OR (IC 7432)
e. Power DC
3. Rangkaian Simulasi
[Kembali]
Gambar. Rangkaian Percobaan
4. Prinsip Kerja Rangkaian
[Kembali]
Dalam percobaan 1 ini, Register geser (shift register) adalah salah satu komponen penting yang sering digunakan dalam sistem digital. Register geser terdiri dari flip-flop. Fungsi utama dari register geser adalah sebagai memori sementara, di mana data yang disimpan di dalamnya dapat digeser ke kiri atau ke kanan. Selain itu, register geser juga dapat mengubah data dari format seri menjadi paralel atau sebaliknya.
Dalam rangkaian percobaan 1, kita merangkai shift register dengan menggunakan 4 JK Flip-Flop. Output dari rangkaian JK Flip-Flop terhubung ke logicprobe dan kaki J pada JK Flip-Flop sebelumnya. Sementara itu, clock pada JK Flip-Flop dihubungkan secara paralel dan terhubung ke gerbang AND, yang kemudian terhubung ke switch B2 dan sumber clock. Kaki K pada JK Flip-Flop terhubung ke output Q' dari JK Flip-Flop berikutnya. Kaki S pada JK Flip-Flop terhubung ke switch B3, B4, B5, dan B6, sementara kaki R pada JK Flip-Flop dihubungkan secara paralel dan terhubung ke switch B0.
Untuk menguji rangkaian ini, kita dapat memvariasikan posisi switch sesuai dengan yang dijelaskan dalam jurnal. Hasil percobaan menunjukkan bahwa percobaan 1 menghasilkan shift register SISO, percobaan 2 menghasilkan shift register SIPO, percobaan 3 menghasilkan shift register PISO, dan percobaan 4 menghasilkan shift register PIPO.
Dalam rangkaian percobaan 1, kita merangkai shift register dengan menggunakan 4 JK Flip-Flop. Output dari rangkaian JK Flip-Flop terhubung ke logicprobe dan kaki J pada JK Flip-Flop sebelumnya. Sementara itu, clock pada JK Flip-Flop dihubungkan secara paralel dan terhubung ke gerbang AND, yang kemudian terhubung ke switch B2 dan sumber clock. Kaki K pada JK Flip-Flop terhubung ke output Q' dari JK Flip-Flop berikutnya. Kaki S pada JK Flip-Flop terhubung ke switch B3, B4, B5, dan B6, sementara kaki R pada JK Flip-Flop dihubungkan secara paralel dan terhubung ke switch B0.
Untuk menguji rangkaian ini, kita dapat memvariasikan posisi switch sesuai dengan yang dijelaskan dalam jurnal. Hasil percobaan menunjukkan bahwa percobaan 1 menghasilkan shift register SISO, percobaan 2 menghasilkan shift register SIPO, percobaan 3 menghasilkan shift register PISO, dan percobaan 4 menghasilkan shift register PIPO.
5. Video Rangkaian
[Kembali]
6. Analisa [Kembali]
Percobaan 1
1. Analisa output yang dihasilkan tiap-tiap kondisi
Jawab :
- Kondisi 1 : B3-B6=0, B0 dan B2 = 1, B1=X
Output yang dihasilkan adalah keluar secara bergantian atau bergeser satu ke tiap flip-flop secara bergantian, karena merupakan rangkaian SISO.
- Kondisi 2 : B3-B6=0, B1=X, B0=1, B2 = ↓
Output yang dihasilkan adalah keluar secara serentak pada keempat flip-flop, ini juga merupakan rangkaian SIPO.
- Kondisi 3 : B3-B6=X, B1=0, B0 dan B2 = 1
Output
yang dihasilkan adalah keluar secara bergantian atau bergeser satu ke
tiap flip-flop secara bergantian, karena merupakan rangkaian PISO.
- Kondisi 4 : B3-B6=X, B0=1, B1 dan B2 = 0
Output yang dihasilkan adalah keluar secara serentak pada keempat flip-flop, ini juga merupakan rangkaian PiPO.
2. Jika gerbang AND pada rangkaian dihapus, sumber clock dihubungkan langsung ke flip-flop, bandingkan output yang didapatkan.
Jawab :
Tanpa gerbang AND yang mengontrol aliran data, rangkaian shift register tidak akan berfungsi dengan cara yang diharapkan. Output yang dihasilkan akan tergantung pada desain spesifik dari flip-flop dan bagaimana mereka bereaksi terhadap sinyal clock langsung.
7. Link Download
[Kembali]
Download HMTL klik disini
Download Simulasi Rangkaian klik disini
Download Video Praktikum klik disini
Datasheet JK FLIP FLOP klik disini
Datasheet AND GATE klik disini
Datasheet Seven Segment klik disini
Download Datasheet Switch klik disini
Tidak ada komentar:
Posting Komentar