SOAL 10.5

[MENUJU AKHIR]

DAFTAR ISI

1. Tujuan

2. Alat dan Bahan

3. Dasar Teori

4. Percobaan

5. File Download

1. Tujuan [Kembali]

• Untuk memahami rangkaian simulasi IC SR FF CMOS
• Untuk mengetahui bagaimana cara merangkai rangkaian IC SR FF CMOS
• Dapat mensimulasikan rangkaian IC SR FF CMOS

2. Alat dan Bahan [Kembali]

a. CMOS (HEF4043B)

Spesifikasi :

• Wide supply voltage range from 3.0 to 15.0 V 

• CMOS low power dissipation 

• High noise immunity

• Fully static operation 

• 5 V, 10 V, and 15 V parametric ratings

• Standardized symmetrical output characteristics 

• Complies with JEDEC standard JESD 13-B 

• ESD protection: 

• HBM JESD22-A114F exceeds 2000 V 

• MM JESD22-A115-A exceeds 200 V (C = 200 pF, R = 0 Ω) 

• Specified from -40 °C to +85 °C

Informasi Pinning :

b. Logicstate (latched action)

Spesifikasi :

• Configurable Number of Inputs up to 8
  
• Optional of Gates
  
• Standar
• Schottky clamped for high

c. Logicprobe

PARAMETER	SPECIFICATION
Logic 1 Signal input level	TTL: > 2.3V ±0.02V CMOS: > 70% Vcc ± 10%
Logic 0 Signal input level	TTL: < 0.08V ±0.02V CMOS: < 30% Vcc ± 10%
Max supply voltage withstand	20 V
Power supply range	5 - 15 V
Signal input impedance	1 MΩ
Max input signal frequency	20 MHz
Minimum detectable pulse width	30 ns

3. Dasar Teori [Kembali]

 

a. IC CMOS (IC Complementary Metal Oxide Semiconductor) 

Sebenarnya antara IC TTL dan IC CMOS memiliki pengertian sama, hanya terdapat beberapa perbedaan yaitu dalam penggunaan IC CMOS konsumsi daya yang diperlukan sangat rendah dan memungkinkan pemilihan tegangan sumbernya yang jauh lebih lebar yaitu antara 3 V sampai 15 V. level pengsaklaran CMOS merupakan fungsi dari tegangan sumber. Makin tinggi sumber tegangan akan sebesar tegangan yang memisahkan antara keadaan "1" dan "0". Kelemahan IC CMOS diantaranya seperti  kemungkinan rusaknya komponen akibat elektrostatis dan harganya lebih mahal.

                                  

Dapat dilihat pada diagram diatas, mereka memiliki 4 kait (latch) yang mana pada setiap kait tersebut memiliki logic latch yang dapat dilihat seperti pada diagram berikut.

b. Logicstate (latched action)

Adalah perangkat logika yang menginputkan status digital (1 atau 0) ke sirkuit penyimpanan data pada kait (latch). ketika ada perubahan, Latch output akan segera merespon perubahan pada input

c. Logicprobe

Probe logika atau penguji digital biasanya adalah probe genggam berbiaya rendah yang terdapat di dalam tabung seperti pena dengan lampu indikator untuk menunjukkan keadaan saluran yang sedang diperiksa.

Biasanya probe logika digunakan untuk menguji sirkuit digital seperti yang menggunakan logika TTL atau CMOS. Mereka sering memiliki tiga lampu indikator pada bodi untuk menunjukkan keadaan garis. Karena probe logika seperti itu adalah bentuk penguji digital yang sangat mendasar, hanya mampu menguji status satu baris, tetapi dapat berguna dalam banyak aplikasi.

4. Percobaan [Kembali]

4.1. Perangkaian

• Sediakan komponen-komponen yang diperlukan
• Susun komponen tersebut, seperti pada gambar rangkaian berikut
• Rangkailah komponen tersebut
• Dan jalankan simulasinya

4.2.  Prinsip kerja dan Simulasi Rangkaian

Pada gambar rangkaian diatas dapat dilihat pada IC CMOS 4043. IC CMOS 4043 memiliki 4 buah pasang input  yaitu R0/S0, R1/S1, R2/S2 dan R3/S3. Pada setiap kait memiliki input SET tinggi (S0-S3) dan input RESET tinggi (R0-R3) ,lalu 3-state output dan input pengaktifan output umum (OE). Ketika OE rendah, output kait berada dalam kondisi OFF impedansi tinggi. Pada saat OE tinggi, ouput kait berada dalam kondisi ON dan status nya dapat dilihat pada tabel berikut. Namun OE tidak mempengaruhi keadaan pada kait.

c. Video

5. File Download [Kembali]

Download HTML silahkan klik Disini 

Download Datasheet datasheet IC CMOS HEF4043B silahkan klik Disini 

Download Datasheet Logic States silahkan klik Disini  

Download bentuk rangkaian silahkan klik Disini 

Download video rangkaian silahkan klik Disini 

[MENUJU AWAL]