TUGAS PENDAHULUAN 1 MODUL 3

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Rangkaian Simulasi

3. Video

4. Prinsip Kerja

5. Link Download

1. Kondisi [Kembali]

Percobaan 1 Kondisi 7

Buatlah rangkaian seperti gambar percobaan 1 dengan menggunkan D flip flop dan output 4 bit.

 

2. Rangkaian Simulasi [Kembali]

 

3. Video [Kembali]

4. Prinsip Kerja [Kembali]

    Dalam percobaan ini, kaki atas saklar SW-SPDT terhubung ke sumber VCC dan kaki bawahnya terhubung ke ground. Input dari R-S berasal dari saklar SW-SDPT yang memiliki logika 1. karena kaki pada R dan S active low maka input RS tidak aktif. Untuk D-flip-flop pertama, sinyal CLK terhubung ke sumber clock, sedangkan D terhubung ke vcc dan output dari Q akan terhubung ke input clock pada rangkaian D-Flip Flip berikutnya. Oleh karena itu, dapat diamati bahwa output yang dihasilkan oleh logic probe tidak berubah. Hal ini membuat counter tidak berfungsi untuk menghasilkan output berupa bit-bit yang berubah-ubah setiap waktu. Selain itu, disebut juga sebagai asynchronous karena hanya flip-flop awal yang dikendalikan oleh sinyal clock, sementara sinyal clock untuk flip-flop lainnya diambil dari masing-masing flip-flop sebelumnya. Namun karena kondisi pada percobaan ini tidak sesuai dengan prinsip asynchoronous maka rangkaian ini tidak berjalan untuk counter.

 

5. Link Download [Kembali]
Link Simulasi Rangkaian klik disini

Link Video klik disini

Link HTML klik disini

Datasheet 7474 klik disini

Datasheet SWITCH klik disini